50MHz PLL

画像


先日の50MHzプッシュプルVCOをPLLシンセサイザに組み込みました。シグナルジェネレータやスペアナがオマケで出しているOCXOからの10MHzの基準信号から50MHzのクロックを生成しようとしています。

PLLシンセサイザにはアナデバのAD4001を使いました。最初は10MHz毎に-70dBc程度のスペクトルが付属していました。レファレンスリークによってFMがかかっているのが原因かと思ってループフィルタの帯域を狭くしたりフェライトビーズを入れてみたりいろいろしましたが、けっきょく原因は10MHz信号からVCOが直接外乱を受けることらしいです。

AD4001のレファレンス入力(10MHzを入れる)ピンとRF入力(50MHzを入れる)ピン(ただし差動なので2個隣接している)の配置は、間にAVDDピンを挟んで隣接しています。VCOの本体はプッシュプルですがバランで不平衡に変換してあるので、AD4001のRF入力は片方をコンデンサを介して接地し、もう一方にカップリングコンデンサを介してVCO出力を接続しています。このカップリングコンの真下を10MHzのラインが通るように設計していましたが、電線で空中を迂回するように配線し直したら10MHzから30MHzのスペクトルが激減しました。

40MHzに残っているスペクトルが何のせいかはまだわかりません。FMがかかっているとしたらこっちの方が怪しいと思います。また80MHz近傍に複数あるピークは常に存在するので、もしかするとM放送局の電波かも知れませんね。

画像


またキャリア(50MHz)からのオフセット1MHz程度のところの位相雑音をもっと下げたいのでもう少しいじってみたいと思います。

画像


このキャリア近傍の位相ノイズはVCOの(ということはバラクタダイオードの)制御電圧が低いほど顕著になることがわかりました。バラクタダイオードのQは電圧とともに上昇するので傾向としてリーズナブルだと思います。そこで、当初は0~3.3Vで制御をかけようと思っていましたが、設計変更して0~10Vの範囲に拡大しました。すなわちバラクタダイオードのアノード側は従来高抵抗を介して接地してあったのを-5Vに接続し、また制御電圧の方はループフィルタにオペアンプを使った積分器を利用して±5Vの範囲で変化するようにしました。

脱線しますがAD4001のようにマイコンであれこれ設定できるICは位相比較器の出力の極性を反転したりできるので、積分器を追加したときには反転させればいいことになります。パラレルで設定できる方が便利だと前にぼやきましたが、こういうときにはマイコンで設定できて便利だと思います。

さて、こうして制御電圧を広範囲で変化させられるようになってみて分かったことがありました。制御電圧が0~3.3Vというように低い時はバラクタダイオード自体のQが低いことに加えて電圧-容量カーブの傾きが大きい(VCOの感度が高い)ためだと思いますが、DCバイアスするための高抵抗からの熱雑音が無視できないようになることがあるようです。前の記事では20kΩを使っているところです。ここの抵抗はあまり低ければタンク回路のQを下げることになるので、まあ10kΩ程度の値を使えば良いだろうという程度の認識だったわけですが、逆に抵抗が高い方が熱雑音を貰うことになるでしょう。このへん、ほんとに熱雑音かどうかはちょっと計算すればわかるはずなんですがね。回路のトラブルシューティングでへろへろに疲れているので今回は概念的理解で措いておこう思います。

まぁそういうことだと思うので、手元にあった56uHのチョークコイルに変更したら、キャリア近傍の雑音が減りました。ただし制御電圧が高くなるとあまり差が無いようなので、別の原因の方がドミナントになってくるようです。それが何だかまだ理解が進んでいません。それでも現在の性能でもこれを使って仕上げなければならない装置があるので、あまり楽しんでもいられません。

ブログ気持玉

クリックして気持ちを伝えよう!

ログインしてクリックすれば、自分のブログへのリンクが付きます。

→ログインへ

なるほど(納得、参考になった、ヘー)
驚いた
面白い
ナイス
ガッツ(がんばれ!)
かわいい

気持玉数 : 0

この記事へのコメント

この記事へのトラックバック